一、Allegro X Managed Library Hotfix 040
本次 Managed Library 更新主要面向符号、引脚、属性模板以及数据交换流程。对于需要长期维护企业级元件库的团队而言，这些改动能够减少重复建模、降低引脚定义错误，并提升库迁移、库校验和库发布流程的可控性。
1. 从 Symbol Pin Table 创建差分对
在以往的符号建模过程中，差分对的定义往往需要在后续约束或连接管理阶段补充，容易出现符号层逻辑定义与 PCB 约束之间不一致的问题。Hotfix 040 允许用户直接在 Symbol Pin Table 中创建差分引脚对。
具体操作方式是在符号引脚表中选择正、负两个引脚，右键执行 **Create Differential Pair**，即可在符号层定义差分对名称和极性。创建后，表格中会显示差分对名称以及正负极性，用户也可以继续编辑这些字段。如果后续需要解除差分关系，可使用 **Remove Differential Pair**，该操作只移除差分对关系，不会删除原有引脚。
这一增强使得差分对信息能够更早地进入设计数据结构。对于高速信号、SerDes、USB、PCIe、LVDS 等差分网络，符号阶段就明确正负极性，有助于后续约束管理、网络连接、布线规则继承和检查结果保持一致。
2. 从 Pin Table 和画布创建可交换引脚
Hotfix 040 还增强了可交换引脚的定义方式。用户现在可以在 **Symbol Pin Table**、**Package Pin Table** 或符号画布中，选择两个或多个功能等价的引脚，右键执行 **Make Swappable**，将这些引脚归入同一个 Pin Group。
同一 Pin Group 内的引脚可在不影响电路功能的前提下互换。这对于多路等价输入、同功能 GPIO、重复电源脚、同类输出端口等场景非常有用。系统会通过递增的 Pin Group 值管理不同交换组，后续也可以使用 **Delete Swappable** 移除交换关系，而不改变引脚本身的名称、编号或类型。
从设计流程角度看，可交换引脚的意义在于提高原理图捕获和 PCB 布线阶段的自由度。尤其在高密度器件、连接器、BGA 扇出或多通道芯片设计中，合理的引脚交换可以减少交叉走线、降低布线复杂度，并提升整体布局布线质量。
3. Symbol Pins 支持 Zero Pin Shape
新增的 **Zero** 引脚形状可用于标量引脚和向量引脚创建过程。用户在添加引脚时，可以从引脚形状选项中选择 **Zero**，从而为某些特殊语义的引脚提供更准确的符号级显示方式。
Zero Pin Shape 的作用并不是改变电气连接，而是改善符号表达。某些引脚在逻辑含义上并不适合使用普通线形、圆形或其他传统外观，例如内部参考点、特殊连接点、隐藏式逻辑端口或需要以轻量方式呈现的符号节点。通过 Zero 形状，符号图形可以更贴合工程语义，避免视觉表达和实际含义之间产生误导。
4. 添加 Pass-Through Pins
新增的 **Add Pass-Through Pin** 功能允许用户复制一个已有引脚，并保留原引脚的名称和编号。操作方式是在符号中右键某一引脚，选择 **Add Pass-Through Pin**，即可在符号上添加同一逻辑引脚的另一个显示实例。
这一功能解决的是“同一个逻辑引脚需要在符号多个位置出现”的问题。传统做法中，如果直接复制相同名称和编号的引脚，可能触发重复引脚违规；而 Pass-Through Pin 明确表达的是同一逻辑引脚的多位置呈现，因此不会引发重复引脚错误。
在多段式符号、复杂连接器、模块化器件或跨区域表达的符号设计中，该能力尤其有用。它能够让符号布局更清晰，同时保持底层逻辑连接的一致性。
5. Symbol Editor 支持 Polygon 与 Polyline 图形
Symbol Editor 新增了两种图形类型：**Polygon** 和 **Polyline**。用户可以从画布上的浮动工具栏访问，也可以通过 **Place** 菜单放置。
这两类图形支持常规格式编辑操作，包括缩放、旋转、复制、粘贴、组合和取消组合。用户还可以双击图形显示顶点，并通过拖动顶点交互式调整多边形或折线形态。
该功能强化了符号图形表达能力。过去如果需要绘制复杂符号边界、特殊器件轮廓、功能分区框或非矩形结构，往往需要组合多个基础几何元素。Polygon 和 Polyline 的加入，使复杂符号的绘制更直接，也便于后续维护和复用。
6. Data Exchange 支持 Preanalysis 模式
Data Exchange 新增 **preanalysis** 模式，用户可以通过
-preanalysis 参数运行数据交换预分析。该模式会在工作目录中生成 dataexchange.log 和 summary.csv，用于在正式导入前发现数据问题。Preanalysis 模式的关键特点是：不向数据库导入数据模型，不创建对象，不修改对象，不执行 check-in，也不释放数据。换句话说，它是一个安全的前置校验过程，适合在批量库迁移、供应商库导入、企业库整合或自动化数据管线中使用。
7. Library Metadata 管理新增 Data Exchange Wrapper 命令
Hotfix 040 引入了多个用于库元数据迁移、重置和验证的 wrapper 命令，重点包括 **UpdateLibMetadataDBCSV**、**ResetLibMetadataDB** 和 **ValidateLibrary**。
**UpdateLibMetadataDBCSV** 用于通过迁移流程导入库模型。该命令会启用 migration flow，并跳过失败对象，同时避免回滚失败条目。因此，它适合大规模导入、自动化导入以及需要容错处理的库迁移场景。
**ResetLibMetadataDB** 用于将库元数据库重置为干净基线。需要注意的是，执行该批处理后，如果
pulselibimport 的 migration flag 处于关闭状态，则不再支持继续导入。后续导入必须启用 migration flag，或者使用 **UpdateLibMetadataDBCSV** wrapper。**ValidateLibrary** 是面向 Data Exchange preanalysis 的验证命令。它内部调用
-preanalysis 参数，执行前端和后端验证，并生成 summary CSV 报告。该过程不会导入或修改任何库数据。新增的校验项包括：当 footprint 数据缺少 .psm 文件、仅存在 .dra 文件时报告错误；当 footprint 在导入前需要 uprev 时报告错误。这些命令使库管理从“人工发现问题”转向“导入前自动发现问题”。对于元件数量庞大、封装来源复杂、版本控制严格的团队，这类能力可以显著降低库导入失败和下游设计错误的风险。
8. Symbol Property Positioning Controls
符号属性现在支持更精确的位置控制。在 Properties 面板的 **General** 区域中，符号属性新增了 **Reference**、**Offset X** 和 **Offset Y** 字段。这些字段仅适用于 symbol properties，用于定义属性相对于符号 bounding box 的位置。
其中，**Reference** 提供 11 个预定义参考位置；**Offset X** 和 **Offset Y** 则以文档网格单位指定偏移量。用户可以通过这些字段更细致地控制属性摆放，例如让器件编号、名称、参数或自定义属性固定在符号左上角、右侧、中部或其他参考位置附近。
此外，默认的 **Symbol Property Location**、**Symbol Property Offset X** 和 **Symbol Property Offset Y** 可以在 **Edit – Preferences – Symbol Editor – General** 中配置。设置后，这些默认值会在创建或重置符号属性时自动应用。该能力同样适用于 symbol authoring 和 symbol template authoring。
对于企业库规范来说，这是一项非常实用的增强。属性位置统一后，符号在原理图中的可读性更好，也能减少不同工程师之间因摆放习惯不同导致的库风格不一致。
9. 将 Symbol Template 应用于已有 Symbol
Hotfix 040 允许用户使用 symbol template 更新已有符号属性。可用于现有符号的模板必须来自指定模板库：Individual mode 下为 **PROPERTY_TEMPLATE**，Collaboration mode 下为 **MANAGED_PROPERTY_TEMPLATE**。
应用模板时，系统采用合并策略，而不是覆盖策略。模板中的新属性会被添加到目标符号中，并带有默认值；已有符号的属性值和符号特有属性会被保留，不会被模板强行覆盖。
如果需要调整默认模板库名称，可以使用以下 directives：**PROPERTY_TEMPLATE_LIB** 用于在 individual mode 中更新属性模板库路径；**MANAGED_PROPERTY_TEMPLATE_LIB** 用于在 collaboration mode 中更新属性模板库名称。
这一功能适合在库规范升级后批量补充属性。例如企业新增了生命周期状态、供应链等级、仿真模型关联、制造属性或审核字段，就可以通过模板将新增属性合并到已有符号中，而不破坏原符号已经维护好的属性值。
10. 向量引脚与标量引脚可相互转换
符号引脚创建后，现在可以通过 **Convert To** 选项在 vector pin 和 scalar pin 之间转换。用户右键某个引脚，选择 **Convert To**，即可将向量引脚转换为标量引脚，或将标量引脚转换为向量引脚。
该功能减少了符号维护成本。此前如果引脚类型定义不合适，常见做法是删除后重新创建，这容易引入编号、位置、属性或连接关系的重复调整。现在可以在保留符号上下文的情况下直接转换，提高了符号修订效率。
11. 通过 Resolution Modes 解决重复引脚名称违规
当 System Capture 检测到重复引脚名称时，会提示用户选择解决模式。违规发生时，受影响的表格单元格会以红色高亮显示，问题也会出现在 Violation 窗口中。
用户点击 **Resolve** 后，会打开 **Resolve Pin Names** 对话框，可选择三种处理方式：创建 **Unique Pins**、定义 **Vector Pins**，或将其分组为 **Implicit Pins**。确认后，系统会清除违规并相应更新引脚定义。
这一机制比简单报错更实用，因为重复名称在符号设计中并不总是错误。有时它代表多个独立引脚需要唯一化，有时代表向量引脚，有时则代表隐式引脚关系。通过 Resolution Modes，系统把“错误检查”提升为“语义修正”，能够更准确地反映设计者意图。
12. Custom Graphical Shapes 支持 Notes 和 Images
自定义图形形状现在除了标准几何元素外，还支持 **Notes** 和 **Images**。用户可以在 custom shape 中加入带格式文本，支持多行、对齐、下标和上标；也可以加入图片，并调整透明度。
这些文本和图片元素可以与其他 shape 组件一起缩放、对齐和分组。这样一来，自定义图形不仅能表达形状，还可以携带说明性内容、标识图案、功能提示或文档化信息。
对于复杂器件符号、模块符号、教学型库、企业标准库或需要嵌入标识的图形元素，这项增强可以提升符号的表达能力和可复用性。
13. 支持 Sizeable 与 HAS_FIXED_SIZE Symbols
Hotfix 040 支持创建带有 sizeable pins 的符号，并从这些符号派生 **HAS_FIXED_SIZE** 符号。
Sizeable symbols 可以定义多个 section 之间的引脚对称关系，并作为固定尺寸配置的基础。用户可以复制一个 sizeable symbol，并为其赋予 **HAS_FIXED_SIZE** 属性，从而根据指定值控制引脚在不同 section 中的分组方式。固定尺寸受原始 sizeable symbol 中 section 数量限制。
这一功能适合多 section 器件、可变通道器件、阵列式器件或需要在不同配置中保持一致分组规则的符号。通过 HAS_FIXED_SIZE，可以更严格地校验符号尺寸和 section 分组，避免同一器件在不同配置下出现不一致的库定义。
二、Allegro X PCB Editor 与 Allegro X APD Hotfix 040
PCB Editor 与 APD 方面，本次更新集中在高级封装布线、Artwork 操作、性能优化、参考几何生成、查询复用、动态 shape void 约束以及 GDSII 输出能力上。部分功能只适用于特定 layout editor 或特定许可证。
1. Allegro X AI Advanced Substrate Router（ASR）增强
X AI Advanced Substrate Router，即 ASR，在 Hotfix 040 中获得多项增强，主要用于提高布线质量，并为 breakout routing 和 via structure 处理提供更细的控制能力。
需要注意，ASR 仅适用于 **Allegro X APD Professional** 和 **Allegro X APD Expert** 许可证。
Breakout Routing 增强
针对 **Create die pin breakout only** 选项，ASR 新增了 breakout length 控制能力。用户可以选择 **Use constraint region**，使 breakout routing 截止到已定义的约束区域；也可以设置 **Breakout length**，使 breakout routing 在指定长度处截断。
在先进封装、芯片扇出、die-to-substrate 连接等设计中，breakout 长度会直接影响后续布线空间、阻抗控制和规则满足情况。新增控制项使设计者能够避免 breakout 过长或超出预期区域，从而提高自动布线结果的可控性。
Via Structure 增强
ASR 新增 **Place via structures during routing** 选项，可在布线过程中使用分配给 single-ended nets 或 differential pairs 的 via structures。相关 via structure 必须在 **Constraint Manager – Electrical Constraint Set – Routing – Vias** 中定义。
此外，新增 **Return Path Net** 选项，可为包含 return-path vias 的结构自动分配返回路径过孔。这对于高速信号、差分信号、信号完整性敏感的封装设计具有重要意义。返回路径处理得当，可以降低环路面积、改善参考路径连续性，并减少不必要的噪声耦合。
可用性增强
ASR 操作现在可以通过 **Undo** 命令撤销。对于大型设计，参考文档建议可在 **Setup – User Preference** 中增加
max_undo_memory。这说明 ASR 相关操作可能涉及大量对象变更，适当提高撤销内存有助于确保复杂设计中的操作可回退。2. Artwork Control Form 中 Cut 与 Undo Cut 支持多层操作
Artwork Control Form 对话框中的 **Cut** 和 **Undo Cut** 选项现在支持多 film layer 同时操作。
用户在 **Film Control** 选项卡中选择多个 film layer 后，右键任意选中层并执行 **Cut**，系统会一次性移除所有选中层。若需要恢复，则执行 **Undo Cut**，系统会一次性恢复这些 film layer，并将每一层放回原始顺序。
这一增强简化了制造输出层管理。对于包含多个输出层、多个工艺 film 或需要临时调整 artwork 输出配置的项目，多层 Cut/Undo Cut 可以减少重复点击，也降低层顺序被人工误改的风险。
3. Hotfix 040 性能改进
Cadence 在本次 hotfix 中继续推进产品性能优化。本次显著增强的产品区域包括：
Artwork、Database、Die-stack Editor、DRCs、Find by Query、In-Design Analysis（IDA）、Padstack、Refresh symbol、Placement and Interactive Placement、Modules、Via Structure、Shapes、Degassing、Shape voiding、SKILL 以及 System Assembly。
需要说明的是，性能提升会受到多种因素影响，包括设计复杂度、设计规模、网络条件、系统配置、硬件资源以及所采用的优化技术。因此，在不同项目和不同运行环境下，用户感受到的提升幅度可能不同。
4. Reference Geometry Generator 支持规则来源颜色追踪
Reference Geometry Generator 可基于 pins、vias、die outlines 以及其他 reference-layer features，通过几何和布尔运算自动创建目标层图形，例如 keepouts、constraint regions、mask openings 和 marker geometries。
在 Allegro X APD 中，该功能可通过 **Allegro X Silicon Layout Option** 使用，访问路径为 **Si Layout – Reference Geometries – Setup**。其表格式界面允许用户为目标设计中的层定义规则，包括尚未存在的层。随着设计变化，用户还可以运行 update 重新生成参考几何。
配置方式既可以手动填写，也可以导入 design configuration file。规则会按来源进行颜色编码，便于审查和编辑：XML 导入规则显示为白色，系统默认规则显示为绿色，用户定义或修改的规则显示为青色。配置还可以导出并在其他设计中复用。
需要注意的是，导入 XML 文件时，现有 setup 会被覆盖，导入规则会以白色显示。该机制适合多项目复用标准参考几何规则，也适合在封装设计中统一生成边界、开窗、keepout 或制造辅助图形。
5. 保存查询可复用于 Find Filter Selection
保存的查询现在可以作为 Find filter 的过滤条件复用，并支持进一步细化。当用户从 Find filter 的 **By Saved Query** 选项加载保存查询时，此前处于活动状态的图形过滤器设置会被重置。
如果某个命令已经处于激活状态，查询会刷新受支持元素类型的过滤器设置。该增强同样适用于基于 SKILL 的命令，包括用户自定义 SKILL 命令。
对于经常执行对象选择、批量编辑、规则检查、局部筛选或自动化操作的工程师来说，保存查询复用可以减少重复配置 Find Filter 的时间，也使交互操作与脚本命令之间更加一致。
6. Dynamic Shape Voids 支持 Region-Based Constraint
**DYN_SHAPE_VOID_SHAPE_REGION** 属性得到增强。现在，当 shape 跨越 region boundary 时，shape void 可以使用特定 region 的 shape-to-shape spacing 规则，而不是采用默认保守间距值。
这项增强对复杂约束区域非常重要。在实际 PCB 或封装设计中，不同区域可能存在不同的间距规则，例如高压区域、高速区域、制造受限区域、芯片扇出区域或局部密度约束区域。如果所有跨区域 void 都使用统一保守值，可能导致 void 过大、铜皮利用率下降或局部形状过度避让。Region-based constraint 能够让动态 shape void 更准确地遵循所在区域规则，提高约束表达精度。
7. GDSII Stream Format 支持 Photo Width Text Parameter 和 OpenType Fonts
Allegro X PCB Editor 与 Allegro X APD 现在支持 GDSII stream format 中的 **photo width text parameter** 和 **OpenType fonts**。
该增强用于从物理设计导出到 GDSII stream format 时，更准确地输出 etch-layer text。用户可以通过 **Manufacture – Stream Out (GDSII)** 或
stream out 命令执行导出。在制造数据交换中，文字参数和字体支持并不是单纯的显示问题。对于需要将 PCB/APD 数据交付到下游光绘、掩膜、封装制造或硅基布局流程的场景，文字宽度和字体的准确保留有助于避免标记偏差、文本外形变化或制造可读性问题。
三、OrCAD X Capture CIS Hotfix 040
OrCAD X Capture CIS 在 Hotfix 040 中新增了通过 Component Explorer 访问 TI 模型库的能力。
1. 通过 Component Explorer 访问 TI Model Libraries
从 25.1 Hotfix 040 开始，用户可以直接在 OrCAD X Capture 的 **Component Explorer** 中访问 TI model libraries。操作方式是：在 Workspace Configuration 下右键 **TI-PSpice**，选择 **Show in Component Explorer**。
随后，Component Explorer 选项卡会打开，并显示按模型类别组织的 TI-PSpice 模型列表。用户可以右键某个模型，访问相关菜单选项，例如放置模型、发布模型或复制到自己的 workspace。
该功能还提供对 TI E2E 页面的访问，便于用户获取 TI 器件相关帮助和支持；同时也可以在 Capture 中打开模型测试电路。使用该能力需要有效的 **OrCAD X Cloud subscription**，并且该功能适用于所有 OrCAD X 许可证。
从工程应用角度看，这项增强缩短了从器件选型到仿真建模的路径。用户不再需要在外部网站手动下载、整理和导入 TI PSpice 模型，而是可以直接在设计环境中检索、放置和管理模型。这对于电源设计、模拟电路验证、器件替代评估以及原理图阶段的仿真验证都有实际价值。
如何安装更新
先安装Cadence SPB 25.1的主程序，然后再安装更新补丁，直接安装最新版的更新补丁即可，不用每一个更新补丁都打一遍，Cadence SPB 25.1的主程序介绍请访问之前的文章，见链接:
https://www.mr-wu.cn/cadence-25-1-major-release/
老wu 在网盘里分享的更新补丁是 **ISO 格式** 的安装包，安装步骤非常简单：
1. 加载镜像： 可以将 ISO 文件“装载”为虚拟光驱（Win10/11 系统直接右键选择“装载”即可），也可以用解压缩软件（如 WinRAR、7-Zip）将其解压出来。
2. 执行安装： 找到并运行其中的 setup.exe 启动安装向导，接着一路点击“Next”即可完成安装。
3. 激活和谐： 注意！更新补丁安装完成后，务必再次进行“和谐”操作。请使用更新补丁包里 Patch 子文件夹内的工具进行激活即可。
需要下载此更新包的同学，可以访问博客网站上的Cadence资源汇总下载专属页面，链接：
https://www.mr-wu.cn/cadence-orcad-allegro-resource-downloads/